Terminación en matriz (ODT) nominal y dinámica para señales de datos, estroboscópicas y de máscara
Actualización automática de bajo consumo (LPASR)
Inversión de bus de datos (DBI) para bus de datos
Generación y calibración de VREFDQ en matriz
EEPROM de detección de presencia en serie (SPD) I2C integrada
Corte de ráfaga fijo (BC) de 4 y longitud de ráfaga (BL) de 8 a través del conjunto de registros de modo (MRS)
BC4 o BL8 seleccionable sobre la marcha (OTF)
Comprobación de redundancia cíclica (CRC) de escritura de bus de datos
Refresco controlado por temperatura (TCR)
Paridad de comando/dirección (CA)
Se admite la direccionabilidad por DRAM
Búsqueda previa de 8 bits Topología de sobrevuelo
Latencia de comando/dirección (CAL)
Comando de control terminado y bus de direcciones
PCB: Altura 1,23” (31,25 mm)
Contactos de borde dorado
Cumple con RoHS y libre de halógenos
No hay valoraciones aún.